Xilinx Microblaze (2) -- 加入EDK 內部IP

若想在現有的XPS中新增 EDK IP，首先透過XPS中的IP catalog 將所想要的IP拖曳到System Assembly View中，切換到Address 頁面重新generate address。
回到Port頁面，Port頁面可分成兩部分，External Ports以及其他port。
External Port，顧名思義是system對外I/O設置。
其他port則是AXI匯流排系統的設置，一般port會有兩個子項目，BUS_IF 和IO_IF。
BUS_IF通常AXI(若是採AXI匯流排架構)，而IO_IF就依照該IP所需要做設定，會有input or output or inout or tri-state 看是要連到外部(Make External)或只是新的接線(New Connection)或是接地(net_gnd)pull-high(net-vcc)等等。
注意!若是自己拖曳EDK IP需在完成XPS後，自行在verilog/VHDL加入訊號(腳位)宣告