xilinx verilog 寫法

當一個模組的reset是採用另一個模組的rdy(或其他訊號)時，進行behavior simulation會極慢!
所以最好還是採用global reset的設計。