Xilinx 給ngc

除了synthesis的選項中，IO buf 以及 bufg為零以外，還必須將相關IP 的ngc一起給，最後，製作一個.v file
module xxx {
input a,
input b,
output [1:0] c
}


endmodule