Xilinx 高速IP的參考時脈

每個高速IP有固定的reference clock,然而卻也可以使用上下兩個bank的reference clokc給內部PLL來震盪到高速，必須修改TX_PLL以及RX_PLL的數值