2012年1月11日 星期三

[Verilog]命名

如果要複製module"A"，命名須為A_1a，不可以(不建議)是A_a1
張貼者： 於
標籤：

沒有留言:

張貼留言

訂閱： 張貼留言 (Atom)