技術筆記
2011年12月28日 星期三
[Verilog] setup time, hold time
根據玩轉FPGA一書, 真OO無雙網誌所說
setup time: 在clock rising 之
前
必須穩定的時間,若無,則無法進入暫存器。
hold time: 在clock rising 之
後
必須穩定的時間,若無,則無法進入暫存器。
沒有留言:
張貼留言
較新的文章
較舊的文章
首頁
訂閱:
張貼留言 (Atom)
沒有留言:
張貼留言