技術筆記

2011年10月2日 星期日

[Synopsys Desgin Vision] wire load是甚麼?

指的是trace的Resistor 和Capacitor。
如tsmcw10(一般用這個)指的是R:1 C:1
而tsmcw50 表示R:5 C:5
張貼者: Have Fun 於 清晨7:57
以電子郵件傳送這篇文章BlogThis!分享至 X分享至 Facebook分享到 Pinterest
標籤: Cell-based Design

沒有留言:

張貼留言

較新的文章 較舊的文章 首頁
訂閱: 張貼留言 (Atom)

關於我自己

我的相片
Have Fun
檢視我的完整簡介

標籤

  • 硬體 (1)
  • Cell-based Design (3)
  • FPGA (3)
  • Full-custom (3)
  • MicroBlaze (2)
  • NoC (1)
  • Verilog (4)

網誌存檔

  • ►  2012 (19)
    • ►  11月 (3)
    • ►  10月 (4)
    • ►  9月 (4)
    • ►  8月 (6)
    • ►  2月 (1)
    • ►  1月 (1)
  • ▼  2011 (10)
    • ►  12月 (2)
    • ▼  10月 (8)
      • Not gate注意事項
      • [Cadence SocEncounter] 打不開
      • [Synopsys Desgin Vision] wire load是甚麼?
      • [Synopsys Desgin Vision]使用有memory 的設計
      • [Cadence Virtuso] output (scope) 跑不出正確圖形
      • [Cadence Virtuso] Schematic產生顏色
      • [Cadence Virtuso] 加入Calibre選項
      • NoC注意事項
圖片視窗主題. 技術提供:Blogger.